时间：2026年7月22日
地点：美国旧金山
人物：AMD CEO苏姿丰、AMD CTO Mark Papermaster、台积电
事件详情：2026年7月22日，AMD在美国旧金山Moscone中心举办的"Advancing AI 2026"活动上，正式发布代号"Venice"的第六代EPYC服务器处理器。这是全球首款采用台积电2nm（N2）制程工艺打造的高性能计算CPU，也是AMD首款基于全新Zen 6微架构的服务器产品。Venice提供Zen 6和Zen 6C两种核心配置：标准版Zen 6最多搭载96颗核心、192线程，每颗CCD集成12核与48MB L3缓存；旗舰版Zen 6C则高达256核心、512线程，每颗CCD容纳32核并配备128MB L3缓存，总缓存容量达到1GB，相比上一代Turin系列核心数提升33%、缓存容量翻倍。新处理器采用SP7新插槽，搭配双IO Die设计以扩展I/O能力，并将率先面向云服务厂商大规模交付，全面服务于AI推理、云计算与企业级高性能计算场景。
背景：随着AI大模型参数规模迈入万亿级别，云厂商对数据中心CPU在核心密度、内存带宽和能效比上的要求持续提升。传统5nm工艺的EPYC Turin系列192核配置已逼近天花板，而2nm工艺的Zen 6架构不仅带来更高晶体管密度，还可显著降低功耗、提升每瓦性能。AMD与台积电自2025年4月宣布流片成功后，经过一年多量产爬坡，终于在2026年中期实现规模化出货，意在与英伟达的Vera CPU和英特尔Xeon 6+在AI数据中心市场展开正面交锋。
影响：
- AMD在x86服务器CPU市场进一步拉近与英特尔差距，2nm工艺加持下，Venice将成为微软Azure、AWS、Meta等头部云厂商AI算力底座的有力竞争选项。
- Zen 6C 256核方案把单插槽线程数推至512条，可大幅压缩AI推理集群的服务器数量和TCO，对英伟达Grace CPU和英特尔Xeon 6+构成实质性威胁。
- 台积电2nm工艺在HPC场景首次大规模落地，将加快整个数据中心向2nm节点迁移，倒逼英特尔加快18A工艺服务器CPU量产节奏。
- AMD同步发布Helios机架级AI系统（MI455X GPU+EPYC Venice），形成CPU+GPU完整AI算力栈，加速构建对标英伟达NVL72的端到端方案。
总结：AMD EPYC Venice的正式发布，标志着x86服务器CPU正式跨入2nm时代与256核新纪元。凭借台积电最先进工艺和Zen 6架构，Venice不仅在核心数与缓存容量上实现代际跨越，更与同日亮相的Helios机架系统共同完善了AMD从CPU到GPU的AI算力版图。在AI推理需求爆发、单机柜算力密度成为关键指标的当下，Venice将率先帮助超大规模云客户在训练与推理负载上获得更高的能效与吞吐，同时加剧了与英伟达Vera CPU、英特尔Xeon 6+的服务器市场竞争，有望重塑2026年下半年全球数据中心CPU格局。
参考来源：
- https://new.qq.com/rain/a/20260710A09QVO00
- https://so.html5.qq.com/page/real/search_news?docid=70000021_6476a504af492752
- https://new.qq.com/rain/a/20260114A05OXX00
- https://baijiahao.baidu.com/s?id=1871372313432188168
- https://finance.eastmoney.com/a/202607223816894429.html
- https://new.qq.com/rain/a/20260722A05N3J00
- https://www.sohu.com/a/885003323_121924584
- https://www.toutiao.com/article/7502707095536501302/