华为麒麟9050 Pro裸片首曝 韬定律折叠密度增55%

时间：2026 年 10 月 5 日 地点：深圳、上海（华为）/ 北京（IT之家）/ 海外（Kurnal Insights） 人物：余承东（华为常务董事、终端 BG 董事长）、何庭波（华为半导体业务部总裁）、@Taog_1575（爆料人）、Kurnal（半导体分析机构 Kurnal Insights 主理人）、Mark Li（Bernstein 半导体分析师） 事件详情：华为海思麒麟 9050 Pro（型号 Hi36E0）的裸片显微照片（Die Shot）于 10 月 2 日由半导体分析机构 Kurnal Insights 首次公开，并于 10 月 4 日至 5 日被 IT之家、搜狐、网易、腾讯新闻等中文媒体以及 WCCFTech、GSMDome 等英文媒体集中报道。 照片显示，麒麟 9050 Pro 由两颗尺寸完全相同的裸片垂直堆叠而成，每颗裸片尺寸为 11.13 × 10.84 mm，面积约 120.65 mm²，甚至略小于前代麒麟 9030S 的 122 mm²。上层为 Logic Die（计算裸片），集成灵犀 CPU、马良 GPU、达芬奇 NPU 与巴龙基带等全部计算单元；下层为 SRAM Die（缓存裸片），专门承载各级缓存与高速接口物理层。 据爆料人 @Taog_1575 与极客湾拆解，Logic Die 采用中芯国际 N+3 工艺，SRAM Die 采用 N+2 工艺，两颗裸片之间使用 1.5 微米间距的铜对铜混合键合（Hybrid Bonding）连接，约 5000 万个垂直连接中约 500 万个用于信号通信，跨 Die 带宽高达 125 TB/s。极客湾统计的硅通孔（TSV）数量约为 8 万个，禁布区占用下层裸片约 8% 的可用面积。 核心性能数据方面，何庭波 2026 年 9 月 4 日在 ChinaXiv 发表的署名论文披露，麒麟 9050 Pro 的等效晶体管密度从麒麟 9030 Pro 的每平方毫米 1.55 亿个提升至 2.38 亿个，增幅约 55%；时钟缓冲器数量降低 55%，关键路径时延减少 30%。若仅看计算 Die 的逻辑单元晶体管密度，提升幅度约为 28%。 功耗方面，华为官方数据为 NPU 功耗下降 66%、GPU 功耗下降 58%、CPU 性能核功耗下降 41%；在性能对齐条件下，NPU、GPU、CPU 性能核功耗下降幅度均超过四成。CPU 采用 9 核四级异构架构（1 颗 3.1GHz 超大核 + 2 颗 2.7GHz 性能核 + 4 颗 2.2GHz 能效核 + 2 颗小核），单核峰值性能提升 24%，多核并发性能提升 52%。GPU 计算单元与缓存翻倍，光追速率 50 MRPS，渲染性能提升 142%。NPU 端侧支持 30B 参数、激活 2B 参数的 MoE 全模态大模型，实测 INT8 算力 68 TOPS。 背景：麒麟 9050 Pro 是华为"韬定律（τ 定律）"框架下"逻辑折叠（Logic Folding）"技术的首次商业化落地。该技术由何庭波在 2026 年的署名论文中正式提出，主张以"时间（τ）缩微"替代"几何缩微"作为半导体演进的新指导原则。与 AMD 3D V-Cache 把整块缓存搬到另一颗裸片上不同，华为的逻辑折叠让每个主要模块都横跨两颗裸片：例如超大核的大部分执行单元在上层，而 L1/L2 缓存则在下层，正好位于加载/存储单元正下方，通过 1.5 微米混合键合实现垂直互连。 该芯片最早于 2026 年 9 月 7 日随华为 Mate XT 2 三折叠手机首发亮相，是华为时隔六年（自 Mate 40 之后）在旗舰发布会上推出全新麒麟芯片。在 10 月 1 日的 Mate 90 系列发布会上，余承东揭晓完整芯片阵容：标准版搭载麒麟 9030，Pro 版搭载麒麟 9035，Pro Max 典藏版与 RS 非凡大师搭载麒麟 9050 Pro；Mate 90 Pro Max 整机性能较上代提升 31%。该芯片绕过 EUV 光刻机限制，用 DUV 光刻机实现 3D 堆叠，为成熟制程向先进制程性能等效提供了一条思路。 影响：伯恩斯坦（Bernstein）研究报告将麒麟 9050 Pro 的进展称为"被低估的突破"，并指出该芯片将华为移动 SoC 与苹果的技术差距从此前的约四年缩小至约三年。报告同时强调，良率与散热仍是 3D 堆叠技术在大规模量产中需要持续解决的工程挑战。中国科学院院士、半导体物理专家褚君浩评价，背后的相关理论与技术可为中国乃至全球集成电路产业发展打开新思路。国研新经济研究院创始院长朱克力认为，该芯片最大价值在于完成从技术攻关到大规模商业跑通的闭环验证，证明依托体系创新、架构创新，走出后摩尔时代的差异化技术路线具备现实可行性。 IDC 全球及中国副总裁王吉平表示，逻辑折叠类型芯片未来可能广泛应用于个人电脑、服务器等更大领域的终端。从产业链看，目前麒麟 9050 Pro 仅搭载于 Mate 90 Pro Max 典藏版与 RS 非凡大师，整体封装良率仍偏低，单颗裸片良率虽高于 9030 Pro，但垂直键合与封装工序显著增加了工艺复杂度。 总结：华为通过"韬定律 / 逻辑折叠"路线，在不依赖 EUV 光刻机的前提下，用 DUV 工艺 + 3D 堆叠 + 1.5 微米混合键合实现了 55% 的晶体管密度跃升，并把对苹果的代差从四年压缩到三年。极客湾拆解与 Kurnal Insights 裸片照首次从物理层面坐实了这一架构，标志着国产移动 SoC 在后摩尔时代探索出了一条区别于"追赶最先进制程"的差异化路径，但封装良率与散热仍是制约其大规模铺开的关键瓶颈。 参考来源： 1. IT之家《华为首款"韬定律逻辑折叠"芯片海思麒麟 9050 Pro 裸片显微照首曝》（2026-10-05）：https://www.ithome.com/1/009/739.htm 2. 搜狐《"叠"出新高度！麒麟9050 Pro芯片显微照曝光》（2026-10-04）：https://www.sohu.com/a/1083820076_121487107 3. 腾讯新闻《麒麟9050 Pro拆解：两颗Die"折叠"，当一颗用》（2026-10-04）：https://news.qq.com/rain/a/20261004A06Z9500 4. 网易《逻辑折叠实锤！麒麟 9050 Pro 被切开了》（2026-10-04，引用极客湾）：https://www.163.com/dy/article/L8CUCTO60531PW97.html 5. WCCFTech《Die Shots For Huawei's Latest Kirin 9050 Pro Chip Show A Much Smaller Footprint》（2026-10-02）：https://wccftech.com/die-shots-for-huaweis-latest-kirin-9050-pro-chip-show-a-much-smaller-footprint-encompassing-a-logic-die-on-smics-n3-process-bonded-to-an-sram-die-on-the-n2-process 6. GSMDome《Huawei's Kirin 9050 Pro Die Shot Reveals Stacked Logic and SRAM Design》（2026-10-03）：https://www.gsmdome.com/huawei-s-kirin-9050-pro-die-shot-reveals-stacked-logic-and-sram-design 7. 中国日报《华为时隔6年再发全新麒麟高性能芯片 首次搭载"逻辑折叠(τ定律)"技术》（2026-09-08）：https://artcon-api.chinadaily.com.cn/articles/relation_detail/2026/20260908/142/3179367.html 8. 百度百科"麒麟9050 Pro"词条（持续更新）：https://baike.baidu.com/item/%E9%BA%92%E9%BA%9F9050%20Pro/68851101